Zero Delay Buffer

Lo zero delay buffer viene usato per accrescere la forza di transizione di un clock senza alterare la frequenza o la fase. In altre parole, il clock di input attraversa il dispositivo senza ritardo e arriva all'output con una maggiore capacità di transizione di un carico elettrico. Ciò avviene tramite l'uso di un sistema di feedback controllato, come un Delay locked loop (DLL) o un Phase locked loop (PLL).
Nessun dispositivo elettrico può propagare un segnale senza ritardo, ma un sistema di feedback controllato approfitta del fatto che un clock si ripete continuamente in un intervallo (o periodo) al fine di produrre un reale zero delay. Un DLL ottiene questo forzando il ritardo in un multiplo intero del periodo, mentre un PLL lo fa replicando il clock e allineando la fase dei segnali di output e di input. Alcuni di questi dispositivi consentono di inserire un ritardo nel percorso di feedback del loop, inducendo un reale ritardo negativo. Questa tecnica può essere usata per compensare un ritardo noto in un percorso di clock verso il basso. Continua a leggere Meno informazioni